

# 参考資料6

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出顧公開番号

特開平10-242716

(43)公開日 平成10年(1998)9月11日


			· · · · · · · · · · · · · · · · · · ·		·		(43)22(5)	P + 70	(104-(1986) A) 11
(51) Int. Cl. 6		識別	2号		FI :		,		
H01P	5/08	•			H01P	5/08		M	•
HOIL	23/12	301	ι.		HO1L	23/12	301	С	•
H01P	3/08		•		H01P	3/08			•
H01R	17/12				H01R	17/12			
	33/76	•				33/76		•	
	審査請求	未請求	請求項の数3	OL			(全1	0頁)	最終頁に続く
(21)出願番号 (22)出願日	号 特願平9-43680 平成9年(1997)2月27日				(71)出願人 000006633 京セラ株式会社 京都府京都市山科区東野北井ノ上町5番地 の22 (72)発明者 富江 覚				
	•				(72)発明者	滋賀界			10番地の1 京セ
							• . •		
			•						


(54) 【発明の名称】高周波用入出力端子ならびにそれを用いた高周波用半導体索子収納用パッケージ

# (57) 【要約】

【課題】 高周波用入出力端子において、ミリ帯では信号の伝搬モードの相違に起因する反射損失・挿入損失が 発生して伝送特性が悪化する。

【解決手段】 下面接地層17と側面接地層18と線路導体19とその両側に配設された同一面接地層20とがそれぞれ形成された下部誘電体基板15と、下部誘電体基板15上に線路導体19と同一面接地層20の一部を挟んで接合された上部誘電体基板16とから成り、上部誘電体基板16を下部誘電体基板15よりも厚くするとともに、下部誘電体基板15と上部誘電体基板16とに挟まれた部分の線路導体19の幅をその他の部分よりも狭くし、かつ同一面接地層20を線路導体19に向けて突出させた高周波用入出力端子である。高周波信号の伝搬モードを揃えて反射損失・挿入損失を低減でき、高周波信号の伝送特性が良好となる。







# 【特許請求の範囲】

【請求項1】 下面に下面接地層が、側面に側面接地層が、上面に線路導体と該線路導体の両側に等間隔で配設された同一面接地層とがそれぞれ形成された下部誘電体基板と、該下部誘電体基板上に前記線路導体および同一面接地層の一部を挟んで接合された上部誘電体基板とから成る高周波用入出力端子であって、前記上部誘電体基板の厚みを前記下部誘電体基板の厚みよりも厚くするとともに、前記線路導体の前記下部誘電体基板と前記上部誘電体基板とに挟まれた部分の幅をその他の部分よりも10狭くし、かつ前記同一面接地層の前記下部誘電体基板と前記上部誘電体基板とに挟まれた部分を線路導体に向けて等間隔に突出させたことを特徴とする高周波用入出力端子。

【請求項2】 上面に高周波用半導体素子を搭載するための搭載部を有する基板と、該基板上に前記搭載部を囲むように接合された枠体と、該枠体を切り欠いて形成され、その側面および底面を導電性とした入出力端子取付部と、該入出力端子取付部に嵌着された請求項1記載の高周波用入出力端子とから成ることを特徴とする高周波 20 用半導体素子収納用パッケージ。

上面に高周波用半導体素子を搭載するた 【請求項3】 めの搭載部を有する誘電体基板と、該誘電体基板の上面 に前記搭載部近傍から誘電体基板の外周近傍にかけて形 成された線路導体および該線路導体の両側に等間隔で配 設された同一面接地層と、前記誘電体基板上に前記搭載 部を囲むとともに前記線路導体および前記同一面接地層 の一部を挟んで接合された誘電体枠体と、前記誘電体基 板の下面に形成された下面接地層と、該下面接地層と前 記同一面接地層とを接続する接続導体層とを具備し、前 30 記誘電体枠体の厚みを前記誘電体基板の厚みよりも厚く するとともに、前記線路導体の前記誘電体基板と前記誘 電体枠体とに挟まれた部分の幅をその他の部分よりも狭 くし、かつ前記同一面接地層の前記誘電体枠体と前記誘 電体基板とに挟まれた部分を線路導体に向けて等間隔に 突出させたことを特徴とする高周波用半導体案子収納用 パッケージ。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明はミリ波帯等の高周波 40 <u>うものである。</u> 用半導体素子収納用パッケージの高周波用入出力端子な らびにその高周波用入出力端子を用いた高周波用半導体 素子収納用パッケージに関する。 1・7と上部割

# [0002]

【従来の技術】マイクロ波帯やミリ波帯等の高周波信号を用いる高周波用半導体素子等を気密封止して収容する高周波用半導体素子収納用パッケージの信号入出力部においては、マイクロストリップ線路やストリップ線路等の伝送線路を接合する形で用い、パッケージの内部に半導体素子を収容して気密封止する端子構造がとられる。

【0003】そのような入出力端子の構成として、例え ば図7に示すようなものがある。図7(a)は平面図、 同図(b)はそのA-A線断面図であり、これらの図に おいて1はセラミック等から成る下部誘電体基板、2は セラミック等から成り、下部誘電体基板1の上面に接合 されたパッケージの容器壁の一部となる上部誘電体基 板、3は下部誘電体基板1の上面に形成された線路導 体、4は下部誘電体基板1および上部誘電体基板2の両 側面に形成された側面接地層、5は下部誘電体基板1の 下面に形成された下面接地層、6は上部誘電体基板2の 上面に形成された上面接地層であり、いわゆるメタルウ ォールタイプの構成である。この入出力端子によれば、 下部誘電体基板1と上部誘電体基板2とに挟まれたスト リップ線路に相当する部分とその前後のマイクロストリ ップ線路に相当する部分との線路幅を変えることで線路 遺体3の特性インピーダンスを整合させて低反射損・低 挿入損を実現するとともに、下面接地層5と誘電体基板 1・2の両側面の側面接地層4とを備えた構成の入出力 端子をパッケージの金属基体上に設けた切欠部に埋め込 むことにより、この線路導体3とこれに隣接して設けら れる他の入出力端子の線路導体とのアイソレーション特 性を向上させるというものである。

[0004] また図8 (a) に平面図、(b) にB-B 線断面図で示すように、線路導体の両側に接地パターン を設けた入出力端子がある。これらの図において7は図 7の1と同様の下部誘電体基板、8は2と同様の上部誘 電体基板、9は3と同様の線路導体、10は5と同様の下 面接地層、11は6と同様の上部接地層であり、12は線路 導体9を両側から挟むように下部誘電体基板7上に形成 された接地パターン、13は接地パターン12と下面接地層 10とを接続するスルーホール等の貫通導体、14は接地パ ターン12と上面接地層11とを接続するスルーホール等の 貫通導体であり、いわゆるセラミックウォールタイプの 構成である。この入出力端子によれば、図7に示した入 出力端子と同様にして線路導体9の特性インピーダンス を整合させて低反射損失・低挿入損失を実現するととも に、接地パターン12と貫通導体13・14と下面接地層10と 上面接地層11とにより線路導体9を取り囲んでシールド することによりアイソレーション特性を向上させるとい

【0005】なお、上記それぞれの高周波用入出力端子においてストリップ線路部分を構成する下部誘電体基板 1・7と上部誘電体基板2・8とには、通常はそれぞれ同じ誘電体材料が使用され、また、ほぼ同じ厚みの誘電体として形成されている。

#### [0006]

【発明が解決しようとする課題】上記のような従来の高 周波用入出力端子においては、高周波の中でも周波数の 比較的低い領域(マイクロ波帯)ではマイクロストリッ プ線路部分とストリップ線路部分との特性インピーダン

20



スが整合されているため高周波信号の伝送特性は良い。 【0007】しかしながら、例えば30GH2を超えるよ うな周波数の高い領域(ミリ波帯)では、ストリップ線 路部分とマイクロストリップ線路部分とにおける線路導 体3・9の特性インピーダンスを整合させて、さらに高 次モードを抑制して高周波信号の伝搬モードの相違をな くして反射損失を抑えるために、ストリップ線路部分の 線路導体幅が非常に小さく不安定になることからストリ ップ線路部分の線路導体3・9の長さをこの入出力端子 を介して伝送する高周波信号の1/2n (nは自然数) 波長に設定する必要があり、その結果、ストリップ線路 部分の線路導体3・9の長さが極めて短いものとなって いるために入出力端子部分の強度を著しく劣化させてい た。また波長の1/2nに設計的に合わせたとしても、 入出力端子部分の形状が3次元的に見ると複雑なことや 製造上のバラツキからストリップ線路部分での伝搬モー ドとその前後のマイクロストリップ線路部分での伝搬モ ードとが実質的に異なってしまい、反射損失や挿入損失 が増大して、高周波信号の伝送特性を悪化させてしまう という問題点があった。

【0008】また、図8に示した構成では、誘電体基板 7・8にそれぞれ小さな貫通導体14を形成する必要があ るため製造が容易でなく、また、貫通導体によるシール ドでは平面的なシールドに比べて反射損失・挿入損失が 大きくなるという問題点もあった。

【0009】本発明は上記問題点に鑑みて案出されたものであり、その目的は、マイクロストリップ線路に相当する部分とストリップ線路に相当する部分との高周波信号の伝搬モードを揃えて反射損失・挿入損失を低減した、すぐれた伝送特性を有する高周波用入出力端子を提 30供することにある。

【0010】また本発明の目的は、入出力端子部におけるマイクロストリップ線路に相当する部分とストリップ 線路に相当する部分との高周波信号の伝搬モードを揃え て反射損失・挿入損失を低減した、すぐれた伝送特性を 有する高周波用半導体素子収納用パッケージを提供する ことにある。

#### [0011]

【課題を解決するための手段】本発明の高周波用入出力端子は、下面に下面接地層が、側面に側面接地層が、上面に線路導体とこの線路導体の両側に等間隔で配設された同一面接地層とがそれぞれ形成された下部誘電体基板と、この下部誘電体基板上に前記線路導体および同一面接地層の一部を挟んで接合された上部誘電体基板とから成る高周波用入出力端子であって、前記上部誘電体基板の厚みを前記下部誘電体基板の厚みよりも厚くするとともに、前記線路導体の前記下部誘電体基板と前記上部誘電体基板とに挟まれた部分の幅をその他の部分よりも狭くし、かつ前記同一面接地層の前記下部誘電体基板と前記上部誘電体基板とに挟まれた部分を線路導体に向けて50

等間隔に突出させたことを特徴とするものである。

【0012】また、本発明の高周波用半導体素子収納用パッケージは、上面に高周波用半導体素子を搭載するための搭載部を有する基板と、この基板上に前配搭載部を囲むように接合された枠体と、この枠体を切り欠いて形成され、その側面および底面を導電性とした入出力端子取付部と、この入出力端子取付部に嵌着された上記構成の高周波用入出力端子とから成ることを特徴とするものである。

【0013】また、本発明の高周波用半導体素子収納用 パッケージは、上面に高周波用半導体素子を搭載するた めの搭載部を有する誘電体基板と、この誘電体基板の上 面に前記搭載部近傍から誘電体基板の外周近傍にかけて 形成された線路導体およびこの線路導体の両側に等間隔 で配設された同一面接地層と、前記誘電体基板上に前記 搭載部を囲むとともに前記線路導体および前記同一面接 地層の一部を挟んで接合された誘電体枠体と、前記誘電 体基板の下面に形成された下面接地層と、この下面接地 層と前記同一面接地層とを接続する接続導体層とを具備 し、前記誘電体枠体の厚みを前記誘電体基板の厚みより も厚くするとともに、前記線路導体の前記誘電体基板と 前記誘電体枠体とに挟まれた部分の幅をその他の部分よ りも狭くし、かつ前記同一面接地層の前記誘電体枠体と 前記誘電体基板とに挟まれた部分を線路導体に向けて等 間隔に突出させたことを特徴とするものである。

【0014】本発明の高周波用入出力端子によれば、線 路導体の下部誘電体基板と上部誘電体基板とに挟まれた 部分の幅をその他の部分よりも狭くし、かつ線路導体の 両側に等間隔で配設された同一面接地層の下部誘電体基 板と上部誘電体基板とに挟まれた部分を線路導体に向け て等間隔に突出させたことから、線路導体が下部誘電体 基板と上部誘電体基板とに挟まれた前述のストリップ線 路に相当する部分における高周波信号の電界分布が、そ れ以外の部分であるその前後の線路導体が露出した前述 のマイクロストリップ線路に相当する部分における電界 分布に近づくこととなるので、それにより両者の部分に おける高周波信号の伝搬モードが同じモードに近づくこ ととなり、両者の部分における特性インピーダンスにず れが生じた場合であっても伝搬モードの相違による反射 損失や挿入損失が生ずることがなくなり、高周波信号に 対する良好な伝送特性を得ることができる。

【0015】また、本発明の高周波用半導体素子収納用パッケージによれば、その高周波用入出力端子部の構造として上記の本発明に係る高周波用入出力端子を用いていることから、内部に収容された高周波用半導体素子と外部電気回路との間における高周波信号の伝送において、入出力端子における伝搬モードの相違による反射損失や挿入損失が生ずることがなくなり、高周波信号に対する良好な伝送特性を有する高周波特性に優れた半導体素子収納用パッケージとなる。



# [0016]

【発明の実施の形態】以下、本発明を図面に基づき説明 する。なお、本発明は以下の例に限定されるものではな く、本発明の要旨を逸脱しない範囲で変更・改良を施す ことは何ら差し支えない。

【0017】図1は本発明の高周波用入出力端子の実施 の形態の一例を示すものであり、同図 (a) は平面図、 (b) はC-C線断面図である。

【0018】また、図2は図1に示した入出力端子にお ける電界分布を示す断面図であり、同図(a)は図1 (a) のC-C線断面図、(b) は図1 (b) のD-D 線断面図である。

【0019】これらの図において、15は下部誘電体基 板、16は上部誘電体基板であり、これらは高周波回路用 パッケージの信号入出力部において気密封止部としても 利用される。下部誘電体基板15の下面には下面接地層17 が、側面には側面接地層18が、上面には線路導体19とこ の線路導体19の両側に等間隔で配設された同一面接地層 20とがそれぞれ形成されており、下面接地層17と側面接 地層18と同一面接地層20とは接続されて同電位の接地面 20 を形成している。また、上部誘電体基板16は下部誘電体 基板15上に線路導体19および同一面接地層20の一部を挟 んで接合されている。そして、上部誘電体基板16の厚み を下部誘電体基板15の厚みよりも厚くするとともに、線 路導体19の下部誘電体基板15と上部誘電体基板16とに挟 まれた部分の幅をその他の部分すなわち上部誘電体基板 16の前後で線路導体19が露出している部分よりも狭くし て狭幅部19aとし、かつ同一面接地層20の下部誘電体基 板15と上部誘電体基板16とに挟まれた部分に突出部20 a を設け、その部分を線路導体19の狭幅部19aに向けて等 30 間隔に突出させている。

【0020】従来の構成の高周波用入出力端子であれ ば、線路導体の下部誘電体基板と上部誘電体基板とに挟 まれたストリップ線路に相当する部分においては、下部 誘電体基板と上部誘電体基板との厚みがほぼ同じであ り、線路導体の両側に同一接地層が設けられていた場合 でも上記のような突出部20aは設けられていなかったた め線路導体と同一面接地層との間隔が広くなっており、 しかも上部誘電体基板の上面には上面接地層が、側面に は側面接地層が設けられていたので、上部誘電体基板側 40 の電界は上面接地側に向かって下部誘電体基板側の電界 とほぼ同様の分布を示すいわゆるTEM (Transverse E lectro-Magnetic ) モードの形態に近い電界分布となっ ていた。一方、その前後のマイクロストリップ線路に相 当する部分においては、線路導体の上部が大気のため、 電界は下部誘電体基板中で主として下面接地層および側 面接地層に向かって分布しており、いわゆる準TEMモ ードの電界分布となっていた。そのため、両者の間で高 周波信号の伝搬モードが相違し、それにより反射損失・ 挿入損失が生じることとなっていた。

【0021】これに対し、本発明の高周波用入出力端子 によれば、その電界分布を図2(a)および(b)中に それぞれ矢印で示すように、同図(a)に示すC-C線 断面においては、特性インピーダンスの整合のために線 路幅を狭くした線路導体19(19a)に対して、上部誘電 体基板16の厚みを下部誘電体基板15の厚みよりも厚くす るとともに同一面接地層20に突出部20aを設けて等間隔 に突出させたことから、電界が下部誘電体基板15側で下 面接地層17および同一面接地層20に向かって集中させる とともに上部誘電体基板16側には点線の矢印で示すよう な電界の分布をほとんどなくすことができ、電界分布を 準TEMモードの形態とすることができて、同図(b) に示すD-D線断面における電界分布である準TEMモ ードに近づけることが可能となる。その結果、線路導体 19における高周波信号の伝搬モードを揃えることがで き、線路導体の下部誘電体基板と上部誘電体基板とに挟 まれた部分における特性インピーダンスにずれが生じた 場合であっても伝搬モードの相違による反射損失や挿入 損失が低減することができ、すぐれた伝送特性を有する ものとなる。

6

【0022】下部誘電体基板15および上部誘電体基板16 としては、例えばアルミナやムライト等のセラミックス 材料、いわゆるガラセラ(ガラス+セラミックス)、あ るいはテフロン(PTFE)・ガラスエポキシ・ポリイ ミド等の樹脂系材料などが用いられる。

【0023】これら誘電体の厚みや幅は、伝送される高 周波信号の周波数や特性インピーダンスなどに応じて設 定されるが、本発明においては上部誘電体基板16の厚み を下部誘電体基板15の厚みよりも厚くすることが重要で あり、好適には、線路導体19の狭幅部19 a における上部 誘電体基板16の厚みを下部誘電体基板15の厚みの εェ/ ε 1/2 倍以上とすると、線路導体19の狭幅部19 a にお ける伝搬方向に垂直な面内での電界分布の下面接地層17 および側面接地層18側への集中がより顕著となって、そ の伝搬モードを狭幅部19aの前後の線路導体19での伝搬 モードに近づけることができるため、高周波信号の伝送 特性がより一層良好なものとなる。

【0024】他方、上部誘電体基板16の厚みが下部誘電 体基板15の厚みの $\epsilon_x$  /  $(2 \times \epsilon_x^{1/2})$  倍を下回る と、実測結果において電磁界的結合度への影響が現れる 傾向があるので、上部誘電体基板16の厚みは下部誘電体 基板15の厚みのεェ/(2×εェ 1/2) 倍以上に設定す ることが好ましい。

【0025】例えば、誘電体としてアルミナ(εェ= 9) を用いたとすると、 $\epsilon_r / (2 \times \epsilon_r^{1/2}) = 1.5$ となり、上部誘電体基板15の厚みは下部誘電体基板16の 厚みの1.5 倍以上とすることが好ましい。

【0026】なお、上部誘電体基板16は下部誘電体基板 15と同じ材料を用いればよいが、上部誘電体基板16の誘 電率を下部誘電体基板15の誘電率よりも低いものとする

50



10

と、上記の作用効果をより顕著なものとすることがで き、好ましいものとなる。

【0027】線路導体19および同一面接地層20は、高周 波線路導体用の金属材料、例えばCuやMoMn+Ni +Au, W+Ni+Au, Cr+Cu, Cr+Cu+N i+Au, Ta2 N+NiCr+Au, Ti+Pd+A u、NiCr+Pd+Auなどを用いて厚膜印刷法ある いは各種の薄膜形成方法やメッキ処理法などにより形成 され、その厚みや幅も伝送される高周波信号の周波数や 特性インピーダンスなどに応じて散定される。

【0028】上部誘電体基板16と下部誘電体基板15との 接合部において線路導体19の線路幅をそれ以外の部分で の線路幅よりも狭くする場合、それらの幅は、理想とす る特性インピーダンスに対応する幅からそれ以外の部分 での線路幅までの間で必要とする仕様に応じて適宜設定 される。

【0029】また、線路導体19と同一面接地層20との間 隔は、通常同一面接地層20を設ける場合の標準的な設定 とすればよい。そして、上部誘電体基板16と下部誘電体 基板15との接合部において同一面接地層20を線路導体19 20 (19a) に向けて等間隔に突出させる場合、その突出量 または線路導体19aとの間隔は、前述した電磁界的影響 度を考慮して、下部誘電体基板15の厚みのεェ/(2× εェ 1/2 ) 倍以下の寸法で必要とする特性に応じて適宜 設定される。

【0030】下面接地層17および側面接地層18は、線路 導体19および同一面接地層20と同様の材料を用いて同様 の方法により下部誘電体基板15の下面および側面のほぼ 全面に被着形成され、その厚みは、例えば厚膜であれば 20μm程度、薄膜であれば5μm程度に設定される。

【0031】なお、本発明の高周波用入出力端子におい ては、さらに上部誘電体基板16の上面ならびに側面に上 面接地層ならびに側面接地層を設けてもよく、それらを 設けた場合には、上下の誘電体基板15・16の厚みおよび 同一面接地層20の突出部20 a の作用により伝搬モードを 揃えて反射損失・挿入損失を低減できるとともに、線路 導体19 a の周囲を接地層で囲むこととなって髙周波信号 に対するシールドとすることができる。

【0032】また、下面接地層17や側面接地層18、ある いは上部誘電体基板16の側面接地層や上面接地層は、金 40 属被膜層として形成される場合の他に、金属板や金属ブ ロックを取着することにより形成される場合もある。

【0033】次に、本発明の高周波用半導体素子収納用 パッケージについて図面に基づいて説明する。

【0034】図3は本発明の高周波用半導体素子収納用 パッケージの実施の形態の一例を示す部分破断斜視図で ある。

【0035】同図において21は誘電体または金属等から 成る基板であり、その上面には高周波用半導体素子(図 示せず)を搭載するための搭載部21aを有している。本 50 気的に接続し、枠体22の上面にFe-Ni-CoやFe

例では搭載部21aを凹状に形成した例を示したが、基板 21上に平坦面として形成してもよい。22は基板21上に搭 載部21 a を囲むように接合された枠体であり、基板21と 同様に誘電体または金属等から成る。また、23は枠体22 を切り欠いて形成され、その側面および底面を導電性と した入出力端子取付部である。なお、本例においては基 板21にも同様の切欠きを設けて入出力端子取付部23が形 成されている。この入出力端子取付部23の側面および底 面は、基板21および枠体23が金属から成る場合は導電性 であるが、基板21および枠体23が誘電体から成る場合に は導体層を被着形成することによって導電性とする。こ れら側面と底面とは、いずれも基板および枠体あるいは それらに被着形成された接地導体層(図示せず)を介し て接地されている。

【0036】そして、24は入出力端子取付部23に嵌着さ れた上記構成の本発明に係る高周波用入出力端子であ り、25は下部誘電体基板、26は上部誘電体基板、27は下 部誘電体基板25の下面の下面接地層、28は側面の側面接 地層、29は下部誘電体基板25の上面に形成された線路導 体19、30は線路導体29の両側に等間隔で配設された同一 面接地層である。下面接地層27と側面接地層28と同一面 接地層30とは接続されて同電位の接地面を形成してい る。上部誘電体基板26は下部誘電体基板25上に線路導体 29および同一面接地層30の一部を挟んで接合されてお り、上部誘電体基板26の厚みを下部誘電体基板25の厚み よりも厚くするとともに、線路導体29の下部誘電体基板 25と上部誘電体基板26とに挟まれた部分の幅をその他の 部分すなわち上部誘電体基板26の前後で線路導体29が露 出している部分よりも狭くして狭幅部29aとし、かつ同 一面接地層30の下部誘電体基板25と上部誘電体基板26と に挟まれた部分に突出部30 a を設け、その部分を線路導 体29の狭幅部29 a に向けて等間隔に突出させている。な お、下面接地層27および側面接地層28はそれぞれ入出力 端子取付部23の導電性の側面および底面と接続されて接 地されている。

【0037】この本発明の高周波用半導体素子収納用パ ッケージによれば、その高周波用入出力端子部の構造と して上記構成の本発明に係る高周波用入出力端子23を用 いていることから、パッケージ内部に収容された高周波 用半導体素子と外部電気回路との間における高周波信号 の伝送において、前述のように高周波用入出力端子23に おける伝搬モードの相違による反射損失や挿入損失が生 ずることがなくなり、高周波信号に対する良好な伝送特 性を有する高周波特性に優れた、いわゆるメタルウォー ルタイプの半導体素子収納用パッケージとなる。

【0038】そして、線路導体29を搭載部21aに搭載さ れる高周波用半導体素子の端子電極ならびに外部電気回 路の配線導体にワイヤやリボン等を介して接続してパッ ケージ内部の高周波用半導体素子と外部電気回路とを電



ーNi 42アロイ等のFeーNi合金・無酸素銅・アルミ ニウム・ステンレス・Cu-W合金・Cu-Mo合金な どから成る蓋体をハンダ・AuSnロウやAuGeロウ 等の高融点金属ロウ・シームウェルド (溶接) 等により 取着することによって高周波用半導体素子がパッケージ 内部に気密封止して収容され、製品としての高周波用半 導体装置となる。

【0039】基板21および枠体22としては、パッケージ、 の仕様に応じて高周波用入出力端子23の誘電体と同様の 誘電体あるいは上記の枠体22と同じ金属を用い、誘電体 10 から成る場合には少なくとも入出力端子取付部23の側面 および底面を導電性とする。

【0040】また、基板21と枠体22とはAgCuロウ・ AuSnロウ・AuGeロウ等の高融点金属ロウにより 接合される。また、高周波用入出力端子24と入出力端子 取付部23とは嵌着され同様の高融点金属ロウにより接合 される。

【0041】なお、本例では上部誘電体基板26の上面は 枠体22の上面と同一面となるようにしているが、このよ うにすればこれらの上面に蓋体(図示せず)を直接ある 20 いは枠状の金属シール等を介して取着することにより、 搭載部21aに搭載した高周波用半導体素子を内部に容易 に気密封止して収容できる。また、上部誘電体基板26の 上面と枠体22の上面とが同一面とならない場合は、その 段差を埋めるような形状とした蓋体により、あるいは金 属シールを介することにより同様に髙周波用半導体素子 を内部に気密封止して収容できる。

【0042】また、本例では基板21の両側に高周波用入 出力端子24を1つずつ取り付けているが、必要に応じて 他の位置にも、あるいは1つの側に複数の端子を取り付 けてもよく、この場合には入出力端子取付部23を複数散 けて高周波用入出力端子24を並列的に複数取り付ければ よい。

【0043】さらに、本発明の高周波用半導体素子収納 用パッケージにおいても、髙周波用入出力端子24の上部 誘電体基板26の上面ならびに側面に上面接地層ならびに 側面接地層を設けてもよく、それらを設けた場合には、 上下の誘電体基板25・26の厚みおよび同一面接地層30の 突出部30 a の作用により伝搬モードを揃えて反射損失・ 挿入損失を低減できるとともに、線路導体29aの周囲を 40 接地層で囲むこととなって高周波信号に対するシールド とすることができる。

【0044】また、下面接地層27や側面接地層28、ある いは上部誘電体基板26の側面接地層や上面接地層は、金 属被膜層として形成する場合の他に、貫通導体を多数並 べることによりあるいはそれらを連結させることによ り、ほぼ連続した接地層として被膜層と同様に機能させ るようにしてもよいし、金属板や金属ブロックを取着す ることにより形成してもよい。

【0045】また、図4は本発明の髙周波用半導体素子 50 いわゆるセラミックウォールタイプの半導体素子収納用

収納用パッケージの実施の形態の他の例を示す部分破断 斜視図である。

10

【0046】同図において、31は誘電体基板であり、前 述の下部誘電体基板15あるいは上部誘電体基板16と同様 の材料から成り、その上面には高周波用半導体素子(図 示せず)を搭載するための搭載部31aを有している。本 例では搭載部31aを平坦面状に形成した例を示したが、 凹状に形成してもよい。32は誘電体基板31の上面に搭載 部31 a 近傍から誘電体基板31の外周近傍にかけて形成さ れた線路導体、33はその線路導体32の両側に等間隔で配 設された同一面接地層であり、34は誘電体基板31上に搭 載部31aを囲むとともに線路導体32および同一面接地層 33の一部を挟んで接合された誘電体枠体である。また、 35は誘電体基板31の下面に線路導体32および同一面接地 層33に対向して形成された下面接地層、36は下面接地層 35と同一面接地層33とを接続する接続導体層であり、前 述の側面接地層に相当するものである。

【0047】そして、本発明の高周波用半導体素子収納 用パッケージにおいては、誘電体枠体34の厚みを誘電体 基板31の厚みよりも厚くするとともに、前記線路導体の 前記誘電体基板と前記誘電体枠体とに挟まれた部分の幅 をその他の部分よりも狭くし、かつ、線路導体32の誘電 体基板31と誘電体枠体34とに挟まれた部分の幅をその他 の部分すなわち誘電体枠体34の前後で線路導体32が露出 している部分よりも狭くして狭幅部32aとし、かつ同一 面接地層33の誘電体基板31と誘電体枠体34とに挟まれた 部分に突出部33 a を設け、その部分を線路導体32の狭幅 部32 a に向けて等間隔に突出させている。

【0048】上記構成の本発明の高周波用半導体素子収 納用パッケージによれば、高周波信号の入出力端子部に おいて特性インピーダンスの整合のために線路幅を狭く した線路導体32(32a)に対して、誘電体枠体34の厚み を誘電体基板31の厚みよりも厚くするとともに、線路導 体32の両側に等間隔で配設した同一面接地層33に突出部 33 a を設けて線路導体32(32 a) に向けて等間隔に突出 させたことから、高周波信号の電界が誘電体基板31側で 下面接地層35および同一面接地層33に向かって集中させ るとともに誘電体枠体34側には電界の分布をほとんどな くすことができ、電界分布を準TEMモードの形態とす ることができて、線路導体32の誘電体基板31と誘電体枠 体34とに挟まれた部分以外の部分、すなわち誘電体枠体 34の前後で線路導体32が露出した部分における電界分布 である準TEMモードに近づけることが可能となる。そ の結果、線路導体32における高周波信号の伝搬モードを 揃えることができ、線路導体32の誘電体基板31と誘電体 枠体34とに挟まれた部分における特性インピーダンスに ずれが生じた場合であっても伝搬モードの相違による反 射損失や挿入損失が生ずることがなくなり、高周波信号 に対する良好な伝送特性を有する高周波特性に優れた、



パッケージとなる。

【0049】そして、線路導体32を搭載部31aに搭載される高周波用半導体素子の端子電極ならびに外部電気回路の配線導体にワイヤやリボン等を介して接続してパッケージ内部の高周波用半導体素子と外部電気回路とを電気的に接続し、誘電体枠体34の上面に前述の材料から成る蓋体を前述の取着方法により取着することによって高周波用半導体素子がパッケージ内部に気密封止して収容され、製品としての高周波用半導体装置となる。

【0050】誘電体基板31および誘電体枠体34としては、パッケージの仕様に応じて高周波用入出力端子23の誘電体と同様の誘電体を用いる。また、誘電体基板31の下面には下面接地層35と同様に接地層を形成しておくことが、下面接地層35を理想的なグランド状態とすることが必要な点から望ましい。

【0051】また、誘電体基板31と誘電体枠体34とは、例えば焼成後に誘電体基板31および誘電体枠体34となるセラミックグリーンシートを積層して焼成して一体化することにより接合される。また、線路導体32・同一面接地層33・下面接地層35・接続導体層36は、例えばそれぞ20れ誘電体基板31に導体ペーストを所定パターンに印刷途布あるいは埋設して誘電体基板31に焼成して一体化することにより、誘電体基板31に被着形成される。

【0052】なお、本例では誘電体枠体34の高周波用入出力端子部の上部誘電体基板に相当する部分は誘電体枠体34と一体としてその上面が誘電体枠体34の上面と同一面となるようにしているが、このようにすればこれらの上面に蓋体(図示せず)を直接あるいは枠状の金属シール等を介して取着することにより、搭載部31aに搭載した高周波用半導体案子を内部に容易に気密封止して収容 30できる。また前述のように段差があっても差し支えない。

【0053】また、上部誘電体基板に相当する部分の誘 電率を誘電体枠体34の他の部分と異ならせ、例えば低い ものとすることにより、前述のように高周波信号の伝搬 モードをより近いものとして、反射損失・挿入損失を効 果的に低減させることができるものとすることもでき る。

【0054】また、本例では誘電体基板31の両側に高周 波用入出力端子部を1つずつ設けているが、必要に応じ 40 て他の位置にも、あるいは1つの側に複数の入出力端子 部を設けてもよい。

【0055】さらに、この本発明の高周波用半導体素子収納用バッケージにおいても、高周波用入出力端子部の上部誘電体基板に相当する誘電体枠体34の上面ならびに側面に上面接地層ならびに側面接地層を設けてもよく、それらを設けた場合には、上下の誘電体基板31と誘電体枠体34の厚みおよび同一面接地層33の突出部33aの作用により伝搬モードを揃えて反射損失・挿入損失を低減できるとともに、線路導体32aの周囲を接地層で囲むこと 50

12 となって高周波信号に対するシールドとすることができ ス

【0056】また、下面接地層35や接続導体層36、あるいは誘電体枠体34に設ける側面接地層や上面接地層は、 金属被膜層として形成する場合の他に、貫通導体を多数 並べることによりあるいはそれらを連結させることによ り、ほぼ連続した接地層として被膜層と同様に機能させ るようにしてもよいし、金属板や金属プロックを取着す ることにより形成してもよい。

〔例1〕 セラミックグリーンシート積層法によるいわゆ

10 [0057]

【実施例】以下、本発明の具体例を示す。

る同時焼結によるセラミック成形方法によって、長さ× 幅×厚みが0.5 mm×1.0 mm×0.51mmのアルミナ (比誘電率εr=9.8) から成る下部誘電体基板上に長 さ×幅×厚みが1.5 mm×1.0 mm×0.2 mmのアルミ ナから成る上部誘電体基板が接合され、下部誘電体基板 の下面および側面に厚み約10 μmのWと厚み2~6 μm のNi+Auメッキから成る下面接地層および側面接地 層が、上面には同様の材料から成る線路導体とこの線路 導体の両側に等間隔で配設された同一面接地層とがそれ ぞれ形成された高周波用入出力端子を作製した。ここ で、線路導体の下部誘電体基板と上部誘電体基板とに挟 まれた部分(狭幅部)の幅を0.15mm、その他の部分す なわち上部誘電体基板の前後で線路導体が露出している 部分の幅を0.20mmとし、かつ同一面接地層の下部誘電 体基板と上部誘電体基板とに挟まれた部分に突出部を設 けてその部分を線路導体の狭幅部に向けて等間隔に突出 させ、その部分の間隔を0.265 mm、その他の部分すな わち上部誘電体基板の前後で線路導体が露出している部 分の間隔を0.30mmとした。これにより、本発明の高周 波用入出力端子としての高周波用入出力端子Aを得た。

【0058】また、比較例の高周波用入出力端子として、上部誘電体基板に厚みが0.38mmのアルミナを用い、線路導体の下部誘電体基板と上部誘電体基板とに挟まれた部分(狭幅部)の幅を0.08mmとし、同一面接地層の下部誘電体基板と上部誘電体基板とに挟まれた部分に突出部を設けず、その部分の線路導体(狭幅部)との間隔が0.36mmとした他は上記と同様にして、高周波用入出力端子Bを得た。

【0059】これらの高周波用入出力端子AおよびBに対して、高周波用半導体素子収納用パッケージの入出力部に適用した結果として、0~70GHzの周波数帯域について通常の実測方法により反射損失(S11)を求めて、反射損失の周波数特性を得た。また、同じく通常の実測方法により入力した信号のうちの伝送された量の評価指標として挿入損失量(S21)を挿入損失として求め、挿入損失の周波数特性を図5に、挿入損失の周波数特性を図6に線図で示す。なお、図5において機軸は周



波数(単位: GH z)、縦軸は反射損失S<sub>11</sub>(単位: dB)を表わし、高周波用入出力端子Aの特性曲線を実線で、高周波用入出力端子Bの特性曲線を破線で示している。また、図6において横軸は周波数(単位: GHz)、縦軸は挿入損失S<sub>21</sub>(単位: dB)を表わし、高周波用入出力端子Aの特性曲線を実線で、高周波用入出力端子Bの特性曲線を破線で示している。

【0060】図5および図6の結果より、高周波用入出力端子Bにおいては40GHzまでにおいては良好な高周波特性が観測されたが、ミリ波帯特に40GHzを超える 10周波数において特性が著しく劣化する結果となっていることが分かる。一方、高周波用入出力端子Aにおいては線路導体の伝搬モードを揃えることができたことから、特に40GHz以上の周波数においても良好な反射特性・透過特性を実現することができたことが分かる。

【0061】以上により、本発明の髙周波用入出力端子は、伝搬モードの相違による反射損失や挿入損失を低減でき、高周波信号に対する良好な伝送特性を得ることができるものであることが確認できた。

# [0062]

【発明の効果】本発明の高周波用入出力端子によれば、 線路導体の下部誘電体基板と上部誘電体基板とに挟まれた部分の幅をその他の部分よりも狭くし、かつ線路導体 の両側に等間隔で配設された同一面接地層の下部誘電体 基板と上部誘電体基板とに挟まれた部分を線路導体に向 けて等間隔に突出させたことから、線路導体が下部誘電 体基板と上部誘電体基板とに挟まれた部分における高周 液信号の電界分布が、それ以外の部分であるその前後の 線路導体が露出した部分における電界分布に近づくこと となり、それにより両者の部分における高周波信号の伝 20 搬モードが同じモードに近づくこととなり、両者の部分 における特性インピーダンスにずれが生じた場合であっ ても伝搬モードの相違による反射損失や挿入損失が生ず ることがなくなり、高周波信号に対する良好な伝送特性 を得ることができる。

【0063】また、本発明の高周波用半導体素子収納用パッケージによれば、その高周波用入出力端子部の構造として上記の本発明に係る高周波用入出力端子を用いていることから、内部に収容された高周波用半導体素子と外部電気回路との間における高周波信号の伝送において、入出力端子部における伝搬モードの相違による反射損失や挿入損失が生ずることがなくなり、高周波信号に対する良好な伝送特性を有する高周波特性に優れた半導体素子収納用パッケージとなる。

【0064】以上により、本発明によれば、線路導体における高周波信号の伝搬モードを揃えて反射損失・挿入

損失を低減した、すぐれた伝送特性を有する高周波用入 出力端子を提供することができた。

【0065】また、本発明によれば、入出力端子部の線路導体における高周波信号の伝搬モードを揃えて反射損失・挿入損失を低減した、すぐれた伝送特性を有する高周波用半導体素子収納用パッケージを提供することができた。

#### 【図面の簡単な説明】

【図1】(a)および(b)はそれぞれ本発明の高周波用入出力端子の実施の形態の一例を示す平面図およびC-C線断面図である。

【図2】(a)および(b)はそれぞれ本発明の高周波 用入出力端子における電界分布を説明するための図1

(a)のC-C線断面図およびD-D線断面図である。

【図3】本発明の高周波用半導体素子収納用パッケージ の実施の形態の一例を示す部分破断斜視図である。

【図4】本発明の高周波用半導体素子収納用パッケージの実施の形態の他の例を示す部分破断斜視図である。

【図5】高周波用入出力端子における反射損失の周波数 特性を示す線図である。

【図6】高周波用入出力端子における挿入損失の周波数 特性を示す線図である。

【図7】(a)および(b)はそれぞれ従来の高周波用 入出力端子の例を示す平面図およびA-A線断面図であ る。

【図8】(a)および(b)はそれぞれ従来の高周波用入出力端子の他の例を示す平面図およびB-B線断面図である。

誘電体枠体


・接続導体層


# 【符号の説明】


)	15, 25 · · · ·	•	・下部誘電体基板
	16, 26 • • • •	•	・上部誘電体基板
	17, 27, 35 · · ·	٠	・下面接地層
	18, 28 • • • •	٠	・側面接地層
	19, 29, 32 · · ·	٠	・線路導体
	19 a 、29 a 、32 a	•	・・狭幅部
	20, 30, 33 · · ·	•	・同一面接地層
	20 a 、30 a 、33 a	•	・・突出部
	21	٠	・基板
	21 a · · · · ·	•	・・搭載部
i	22 · · · · · ·	•	・枠体
	23 · · · · · ·	٠	・入出力端子取付部
	24 · · · · · ·	٠	・高周波用入出力端子
	31 · · · · · ·	•	・誘電体基板
	31 a · · · · ·	٠	・・搭載部

【図1】


【図2】














【図3】









【図5】











# フロントページの続き

(51) Int. Cl. 6 // HO 1 L 23/06 識別記号

FI H01L 23/06

Z